已有2條回答
熊銳立
回答數：2223 | 被采納數：0
DDR2走線規則 疊層設置： 1、 對于同一組數據線及其對應的DQ STROBE線，如DQ、DM0與DQS0、DQS0#，應布在同一層，以減小信號skew。 2、 DDR2信號線的參考平面最好是選擇地平面(尤其是時鐘線)，如果基于成本考慮，不得不選用電源層作為參考面，則DDR2供電電源平面需包圍整個DDR2走線范圍，且邊緣要留有余量，電源與地平面間的阻抗在整個帶寬范圍內要足夠低。 線長匹配： 1、 走線增加一個過孔，大概相當于增加了90mil的傳輸線長度。 2、 對于走線長度應把封裝內部引線長度計算在內。 3、 各信號線的長度匹配如下表：(控制線：CS、CKE、ODT；命令線：Address、Bank Address、RAS、CAS、WE；數據線：DQ、DM) 信號類別 最小長度 最大長度 控制線 時鐘線長度-500mil 時鐘線長度-0 命令線 時鐘線長度-500mil 時鐘線長度+500mil 數據STROBE線 時鐘線長度-250mil 時鐘線長度+250mil 數據線-數據STROBE線(同一數據組) STROBE長度-220mil STROBE長度-180mil 4、 時鐘信號差分對的長度差應控制在5mil以內。 5、 在能夠滿足布線空間的情況下，走線長度越短越好，一般控制在5000mil以內，可以以時鐘線作為參考線。 串擾： 1、 對于蛇行走線，各線段之間的間距應至少為走線寬度的兩倍(邊沿到邊沿)。 2、 DDR2信號線與非DDR2信號線之間的間距應大于25mil。 3、 時鐘、DQS等差分線與其它DDR2信號線的間距應大于20mil。 4、 同一組命令線，同一組控制線或同一組數據線間的走線間距應大于走線寬度1.5倍(最好2倍以上)，而不同組間的信號線間距應大于走線寬度的2倍(最好3倍以上)。 5、 在扇出線區域，由于空間限制，不能滿足走線寬度和間距要求時，可適當減小走線寬度及減小走線間距，但該扇出線長度應小于500mil。 6、 扇出線過孔應盡量靠近焊盤，如有可能，最好打焊盤孔。 7、 每條信號線的過孔數最好不要超過兩個。 8、 VREF參考電壓線要有足夠低的阻抗，且與其它DDR2信號線的間距大于25mil。 阻抗匹配： 1、 DDR2 800信號走線單端阻抗應設置成50Ω 2、 對于控制命令線、時鐘線要進行阻抗匹配，可采用源端串聯匹配或末端并聯匹配。(源端匹配具有較小
還可以輸入100字
提交答案
馬朝旭
回答數：3350 | 被采納數：0
同組同層，控制等長。DDR SDRAM，DDR2使用T型走線。時鐘與DQS之間控控等長。DDR3建議使用fly-by的方式。時鐘與DQS無直接關系。
還可以輸入100字
提交答案
沒有滿意的答案，向專業人士咨詢
微信公眾號
土巴兔APP